## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-175917

(43) Date of publication of application: 24.06.1994

(51)Int.CI.

G06F 12/02

G11C 16/06

(21)Application number: 04-322898

(71)Applicant: HITACHI LTD

(22) Date of filing:


02.12.1992

(72)Inventor: YANAGIDA TOMOHIKO

#### (54) FLASH MEMORY

#### (57)Abstract:

PURPOSE: To directly execute a code stored in a flash EPROM, and to process the block control of erasure/writing at a high speed by providing a memory address conversion table at each block. CONSTITUTION: The flash EPROM is divided into 32 blocks by total capacity 411 bits, the size of one block is a 16KB capacity, and execution codes or file data are successively stored in the blocks. A 19 bit address is inputted to the flash EPROM, and the flash EPROM is connected with an address conversion circuit 1. And also, the address conversion circuit 1 is equipped with a path through which a chip address is inputted from a data input and output port. A mapping is operated by the address conversion circuit 1, the address of the block is designated by the lower 14 bits of the address, and the block is designated by the residual 5 bit address. Thus, the direct execution of the code stored in the flash EPROM can be attained.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against

examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (18)日本国特計庁(J'P)

### (12) 公開特許公報(A)

## (11)特許出願公開番号

特開平8-175917

(43)公開日 平成6年(1994)6月24日

(51) Int.CL\*

微测配号

厅内整理番号

技術表示包页

G 0 6 F 12/02 G 1 1 C 18/08 570

9908-513 6741-51

G1 1 C 17/ 00

F I

309 Z

#### 家古諸求 未請求 請求項の数4(全 5 頁)

(21)出原番号

(22)出版日

等間平4-322898

平成 4年(1992)12月2日:

(71)出題人 000005108

株式会社日立製作所

WARRANCE IN MARCHEDI

東京都千代田区神田駿河台四丁目 6番地

(72)発明者 柳田 知彦

神奇川県機路市戸銀区吉田町292番地株式

会社日立製作所マイクロエレクトロニタス

機器開発研究所內

(74)代理人:弁理士 小川 勝男

#### (54)【発明の名称】 フラッシュメモリ


#### (57) 【要約】

[目的] フラッシュEPROMのイレーズ寿命制御を行いながら、格納されたフログラムコードを直接実行可能な制御方式を提供する。

【構成】 プランシュEPROMチップに、プロックアドレス変換テーブルと、チップセレクトテーブルを内蔵し、チップに入力されるアドレスをリマップする。 また、チップアドレスをデータパスから入力することのより、複数チップのプロック連続性も確保する。

【効果】複数のフラッシュEPROMに格納された、ブ

ログラムコードを直接実行可能となる。また、プロック 管理情報をシステムメモリや特定のメモリプロックに配 置する必要がなく、メモリの使用効率を向上することが できる。 **B**...



#### 【特許請求の範囲】

(請求項1)複数値のプロックに分割され、モリプロックを持ち、値々のプロックをイレーズ可能なフラッシュ・メモリでおいて、プロックごとにメモリアドレス変換デーブルを持つことを特徴とするフラッシュメモリ。

【請求項2】請求項1部載において、チッフアドレスをデータパスより入力する手段と、プロッグ単位のチップ アドレスデーフルと、アドレス比較回路をもち、外部より入力された。チップアドレスとテーブルが一致したどきのみ、リードアクセス動作することを特敵とするフラッスメモリ。

【請求項 3】請求項1,記載において、メモリアドレス変 接テープルとデップアドレステーブルを、プロックごと、 にもつ、2ピットの状態フラグにより制御することを特 後とするフラッシュメモリ。

【請求項4】請求項1 記載において、メモリアドレス変 換テープルまたは、チップアドレステープルの少なくと も一方を、外部よりリード・ライト可能なことを特徴と するフラッシュメモリ。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、小型携帯情報処理装置 等に利用される、低価格な不揮発性メモリの、アドレス、マンピング技術に関する。

[0002]

【従来の技術】従来の携帯可能な小型情報処理装置は、機器の小型化のため、あるいは、パッテリ駆動を行なう等のため、ハードディスクドライブやフロッピーディスクドライブ等のファイル装置を用いずに、マスクROMやEPROM等の半導体デバイスに、OSやアプリケーションプログラム等を格前する構成とし、マスクROMやEPROM上のOSやアプリケーションプログラムのコードを実行していた。

【0003】前記マスクROMやEPROMは、デバイスに書き込まれたデータを、ユーザが書ぎ替えることができないため、OSのバージョンアップや、アプリケーションプログラム変更等を行なうことができない。このため、電気的消去可能なEPROMを、前記マスクROMやEPROMの代わりに使うことが考えられるが、デバイスの集積度がマスクROMやEPROMに比べ個く、コストアップや装置の小型化に反する等の問題があった。

【0004】そのため、近年、高集積化可能なEEPROMとして、フラッシュEPROMと呼ばれるデバイスが開発され、携帯型情報処理装置に採用されつつある。このフラッシュEPROMは、オンボードでイレーズとライトが可能であり、揮発性メモリであるダイナミックRAMと同等の集積化をおこなうことができる等の、特徴をもつ。

【0005】 しかじ、バイト単位のイレーズ・書き込み

をおこなうことができず、チップ単位、あるいは、プロック単位にイレーズをおこなう必要があることや、イレーズ時間やライト時間が長い等の、欠点がある。また、イレーズ回数にも寿命制限がある。

【000.6】このため、前部欠点を解決し、小型貨幣情報処理装置で、フラッシュERROMを利用する方式として、特開平4-31756号に配載の、イレース・ラッイトのプロック制御方式が提案されている。

【OOO7】しかし、前記フロック制制方式は、フロックのイレーズやアドレス管理情報を、システムメモリ上、あるいは、フラッシュメモリの特定フロック上にもち、論理的な情報のつながりを、ソフトウェアにより確保している。このため、フラッシュEPROMを利用したファイル装置等のエミュレーションは、問題なくおこなえるが、ブラッシュEPROMに搭納されているコードを直接実行する場合には、問題がある。この原因は、フラッシュEPROMのプロック内の格納データは、連続であるが、プロック間の連続性は、プロック管理情報により、確保されていることによる。

#### [0008]

【発明が解決しようとする課題】以上述べたように、本発明は、フラッシュEPROMに格納された。コードを直接実行可能でかつ、従来から提案されている、イレーズ・ライトのプロック制御を高速に処理することである。

#### [0009]

【課題を解決するための手段】上記課題は、フラッシュ EPROMチップにプロック管理情報を内蔵することにより達成される。つまり、プロックアドレスとプロセッサのリードアクセスアドレスの対応をしぬすアドレス変換の有効・無効をしめす、パリッドビットと呼ぶ制御フラグをもつことにより達成される。また、アドレス変換テーブルと、パリッドビットのセット・クリアを、外部パスサイクルによりおこなうパスアクセス制御回路をもつ。さらに、複数のフラッシュEPROMをセレクトする拡張ROMアドレスを前記アドレス変換テーブルにもち、これに、フラッシュEPROMのリードサイクルの始まりで、拡張ROMアドレス変換テーブルにアクセスプロックに対応した、プロックイレーズカウンタを設けても良い。

#### [0010]

【作用】フラッシュEPROMのリードアグセスアドレスは、小型携帯型情報処理装置のプロセッサ、あるいは、外部パスマスタデパイスにより出力され、現在よく使用される02ビットシステムでは、4GP容量、32ビットのアドレス範囲をもっている。このアドレスは、フラッシュEPROMに入力され、格納されている実行コードを読み出される。

【0011】ここで、トータル容量4Mビットで、32

フロックに分割されている、フラッシュEPROMについて説明する。その1フロックのサイズは、16KB容量あり、このなかには連続に実行コードあるいは、ファイルデータが格前されている。そのアドレスは、フラッシュEPROMに入力される、アドレスの下位14ビットにより、直接アクセス可能になっている。また、フラッシュEPROMに入力される、残りの上位5ビットアドレスにより、プロックが指定される。プロセッサあるいは外部パスマスタデバイスは、このプロックは論理的に連続にマップされていると想定している。

【OO:12】じかし、フラッシュEPROMのプロックのイレーズ回数を均ったし、チップの書き替え寿命を延ばす。イレーズ・ライドのプロック制御を行なうため、必ずじも、プロックを連続的に使用することはない。このため、入力される上位5.ビッドのアドレス情報を、フラッシュEPROMに内蔵する、プロックアドレス変換。テーブルにより、ハードウェアでリマップする。これにより、アドレスの連続性が確保される。

【OO13】このとき、チップ内のプロックの連続性は 確保されるが、フラッシュEPROMを、複数固実装するシステムでは、チップ間のプロックの連続性も確保する必要がある。これは、プロックごとにチップアドレステーブルをフラッシュEPROMにもち、外部から入力される、チップアドレスと比較し、アクセスイネーブル制御信号を生成することにより達成される。

【0014】プロックアドレス変換テーブルとチップアドレステーブルの設定は、フラッシュEPROMのイレーズコマンドやライトコマンドを拡張することによりおこなう。また、アドレス変換テーブルとチップアドレステーブルの内容を、リードするコマンドを設けることにより、イレーズ・ライトのプロック管理情報を、システムメモリ上のもつ必要がなくなり、メモリの使用効率が向上する。

[0045]

【実施例】以下、本発明の一実施例を図を参照しで説明。 する。

【00 16】図1は、本発明による、トータル容量4M ピットで、32プロックに分割されている、フラッシュ EPROMの全体構成外略図を示す。その1プロックの サイズは、16 KB容量あり、このなかには連続に実行 コードあるいは、ファイルデータが格納されている。

【0017】フラッシュEPROMは、19ビットのアドレスが入力され、アドレス変換回路1に接続されている。また、アドレス変換回路1には、データ入出力ポートより、チップアドレスが入力されるパスがある。

【0018】アドレス変換回路1によりリマップされ、アドレスの下位14ビットにより、プロックのアドレスを指定し、残りの土位5・ビットアドレスにより、プロックが指定される。

【0019】フランシュEPROMのリード・ライト・

イレースアクセス、モード設定は、シーケンスコントロー ーラ2により、制御される。

【00.20】次に、図2を用いて、アドレス変換回路1の機能を説明する。

【0021】アドレス変換回路1は、アドレスレジスタ。3、アドレス変換テーブル4、チップアドレステーブル5、アドレスコンパレータ6により構成されている。アドレスレジスタ。3は、14 ピットのプロックオフセットアドレスと、5 ピットのプロックアドレスと、6 ピットのチップアドレスからなる。このうち、プロックオフセットアドレスとプロックアドレスはフラッシュEPROMのアドレスとして、アドレスピンより入力され、チップアドレスは、リードサイクル時にデータポートより入力される。

【ロロ・22】プロセッサあるいは外部パスマスタデバイスの出力するアドレス情報は、メモリプロックが連続にマップされていると想定している。したがって、プロックアドレスをインデックスにして、アドレス変換テープル4を参照し、プロックアドレスをリマップする。アドレス変換テープル4の設定は、テーブル設定コマンドにより、プロックのデータ書き込みと同時におこなう。これにより、プロックの論理的な連続性が確保される。

【00.23】また、複数のブラッシュEPROMを使用するシステムでは、プロックアドレスをインデックスにして、チップアドレステーブルラを参照し、チップアドレスレジスタ3のチップアドレスと、アドレスコンパレータ6により比較を行ない、一致した場合に、チップがセレクトされたとする。チップアドレステーブル5の設定は、テーブル設定コマンドにより、プロックのデータ書き込みと同時におこなう。これにより、チップ間の論理的な連続性が確保される。

【00.24】本実施例では、8ビットのデップアドレスを管理しており、1 28MパイトのフラッジュEPRO M空間を、イレーズプロック制御を行いながら、リニアアドレス空間として使用することができる。

【00.25】つぎに、アドレス変換テーブルとチップアドレスデーブルの内容を、図3を用いてより詳細に説明する。図2の全体構成概略図では、2つのテーブルを別個に記載しているが、プロックアドレスをインデックスにするテーブルで、おなじ個数のエントリをもち、本実施例では、3.2個のエントリをもつ。以下、2つのテーブルをあわせて説明する。

【00.26】図3は1エントリの構成を示したものであり、プレゼントビット(P)、パリッドビット(V)、リマップフロックアドレスプ、チップセレクトアドレスをから構成されている。リマップフロックアドレスフとチップセレクトアドレス8の内容は、先に説明したとおりである。Pビットは、当該プロックを使用しているか否かを示すフラグである。通常、フラッシュEPROMでは、イレーズにより、ビットは1になるため、P=0

で当該プロックを使用していることを示す。 V ビットは、リマップフロックアドレスとチップセレクトアドレスが有効であるか否かを示すフラグである。 V = 0 で無効とする。 シーケンスコントローラ2 は、P ビットと V ビットを参照しながら、 リード制御をおこなう。

(0.0 2-7) 上記テーブルは、1 ブロックあたり1 つあり、これにイレーズカウンタをあわせて、構成してもよい。

【OO 28】 フロックアドレス変換デーブルとチップアドレスデーブルは、フロックのイレーズ、書き替えと同時に行なうものであり、フロックのメモリセルを拡張して構成することもできる。 プロセスもおなじでよい。


[0029] つぎに、テーブル設定コマンドについて説明する。

【0030】通常、イレーズやライド動作は、フラッシュEPROMに対する、複数回のライトアクセスにより、モード設定される。テーブル設定コマンドも同様におこなうものとする。例えば、2回のライトアクセスのアドレス信号で、ブロックを指定し、データでテーブル設定コマンドを指定する。2回目のライトアクセスのアドレス信号で、ブロックを指定し、データでテーブルの内容を設定する。

【OO 31】 テーブルの内容のリードもラグ・デスタセス によるモード設定をおこない、続けてテーブルデータの リードをおこなうことにより可能となる。

【00 32】図4に、フラッシュEPROMのリードサイケルで、チップアドレスを入力するタイミングを示

[图2]



す。チップアドレスは、データバスに入力され、〇日信・ 号の立ち下がりに同期して、メモリに取り込まれる。

【00.33】本実施例では、4Mビット容量、32プロック構成の、フラッシュEPROMで説明したが、これ、以外のデバイスでも同様におこなえる。

#### [0034]

【発明の効果】本発明によれば、複数のフラッシュEPROMに格納された、プログラムコードを直接実行可能となる。さらに従来から提案されている、イレーズ・ライトのプロック制御が高速に処理可能となるとともに、プロック管理情報をシステムメモリや特定のメモリプロックに配置する必要がなく、メモリの使用効率を向上することができる。

#### [図面の簡単な説明]

[図1] 本発明の一実施例の全体構成観略図である。 [図2] 本発明のアドレス変換方法の機能説明図である。

【図3】テーブルエントリの構成図である。 【図4】リードサイクルタイミンク図である。


#### 【特号の説明】

- 1・アドレス変換回路、
- 2・ジーケンスコンドローラー
- 3・アドレスレジスタ、
- 4・アドレス変換デーブル、
- 5 チップアドレステーブル
- 6・アドレスコンパレータ、
- フ・・・リマッププロックアドレス。
- 8・チップセレクトアドレス。

[図3]


EZ 31

.gr 1



[図4]

151 .



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
П отнер.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.